Contexte :

L’évolution extrêmement rapide des technologies micro et nano-electroniques, associée à des applications toujours plus exigeantes en termes de résistance aux radiations des systèmes électroniques, conduisent à l’émergence de nouveaux mécanismes de dégradation dans les circuits CMOS modernes.
Les effets induits par les particules énergétiques dans ces technologies avancées sont donc difficiles à anticiper, et les techniques pour garantir leur bonne résistance aux environnements radiatifs sévères restent à établir. Les projets scientifiques majeurs comme la maîtrise de la fusion nucléaire (projets ITER et Laser MegaJoule) comme source d’énergie et l’exploration de Jupiter et de ses satellites (Europa, Io…), prévue dans la mission Europa Clipper de la NASA ou la mission JUICE de l’ESA, reposent sur l’utilisation de ces technologies dans des environnements radiatifs intenses pour lesquels les solutions n’existent pas aujourd’hui.

Objectif de la thèse :

Le principal objectif de la thèse est de mener une étude sur les effets des radiations à haute dose ionisante (>> kGy) et à fort flux de particules sur des technologies CMOS avancées. Cette évaluation est nécessaire pour clarifier les mécanismes physiques à l’origine des pertes de performance qui ont lieu lorsque ces composants sont irradiés, afin de développer des méthodes d’analyse et de prédiction des défaillances basées sur la physique des semi-conducteurs. Pour mener cette étude à bien, la bonne compréhension de toutes les échelles (du matériau au système) sera nécessaire. Pour cela, un effort sera mené afin de pouvoir étudier plusieurs technologies et architectures de composants, ainsi que différentes conditions d’irradiation caractéristiques des environnements radiatifs sévères des applications visées (exploration spatiale et fusion nucléaire).
Cette étude systématique permettra de mieux appréhender l’efficacité des solutions de durcissement (c.-à.-d. de renforcement de la résistance aux radiations) à ces niveaux peu explorés afin de pouvoir sélectionner efficacement les meilleures solutions pour aboutir à des systèmes complexes (comme des capteurs d’images) durcis.

Déroulement de la thèse :

Le travail de thèse de déroulera selon les étapes suivantes :

• Etude bibliographique
• Sélection des structures MOSFETs à étudier (plusieurs technologies et plusieurs architectures seront considérées). Une partie de ces structures de test seront conçues à l’ISAE-SUPAERO et fabriquées durant la thèse.
• Evaluation et caractérisation des structures retenues avant et après irradiation (plusieurs sources et plusieurs condition d’irradiations seront utilisées pour représenter les environnements visés).
• Identification/analyse des mécanismes originaux de dégradation et modélisation.
• Identification des stratégies possibles de durcissement.

Selon les avancées réalisées à ce niveau de la thèse, le développement et le test sous irradiations de nouvelles architectures de transistors pourront être envisagés. Leur intégration dans un circuit intégré complexe, comme un capteur d’image, pourra également être considérée. Les travaux de thèse seront réalisés en interface avec plusieurs équipes des laboratoires impliqués (CEA et ISAESUPAERO) et des collaborations externes pour les expériences réalisées. Des interactions sont également à prévoir avec les acteurs les plus directement concernées par ces études (comme la NASA-JPL et ITER).

Les travaux de thèse se dérouleront pour partie à au CEA/DAM-île de France à Bruyères-le-Châtel et pour partie à Toulouse.

Directeur de thèse et école doctorale :

Vincent GOIFFON (ISAE-SUPAERO) – ED Génie Electronique, Electronique, Télécommunications
(GEET) – ED 323 – Université Toulouse III

Contact :

Philippe PAILLET – CEA/DIF – Bruyères-le-Châtel – 91297 Arpajon – 01 69 26 40 00